Offre n°4236
Le standard DVB-S2 de transmission de contenus multimédia par satellite intègre des codes correcteurs d'erreur LDPC (low-density parity-check, ou contrôle de parité de faible densité). A la réception d'un signal, un décodeur implémenté sur une puce traite le signal LDPC et corrige les erreurs. L'augmentation constante de la consommation de ces contenus, du débit attendu et le besoin d'économie de ressources incitent les constructeurs à vouloir développer des algorithmes de décodage à la réception toujours plus performants et efficients.
L'innovation présentée ici est un logiciel de décodage de codes LDPC à haut débit implémenté sur FPGA pour les applications de transmission par satellite en standard DVB-S2(X). Elle est codée en langage VHDL. Elle est directement utilisable et a l'avantage de supporter des débits supérieurs aux solutions existantes.
Equipe IAS : Interaction Algorithme-Silicium
UMR 6285 - LABSTICC
FR : IDDN.FR.001.110003.000.S.P.2020.000.20900 - déposé le 06/03/2020
Recevez les prochaines offres qui correspondent à vos besoins.
Conformément à la loi Informatique et Libertés du 06 janvier 1978 modifiée (voir Règlement Général sur la Protection des Données du 25 mai 2018), vous disposez d’un droit de rectification, d’opposition, d’effacement et portabilité de vos données. Vous pouvez exercer ce droit par email à l'adresse dpo@ouestvalorisation.fr. Pour en savoir plus sur notre politique de Gestion des données personnelles, vous pouvez consulter notre politique de confidentialité.